IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Mutsumi MITARASHI :

Serial No. NEW : Attn: APPLICATION BRANCH

Filed January 2, 2004 : Attorney Docket No. 2003-1919A

LEVEL TRANSFORMING CIRCUIT

CLAIM OF PRIORITY UNDER 35 USC 119

Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Sir:

Applicant in the above-entitled application hereby claims the date of priority under the International Convention of Japanese Patent Application No. 2003-012527, filed January 21, 2003, as acknowledged in the Declaration of this application.

A certified copy of said Japanese Patent Application is submitted herewith.

Respectfully submitted,

Mutsumi MHTARASHI

Nils E. Pedersen

Registration No. 33,145

Attorney for Applicant

NEP/krg Washington, D.C. 20006-1021 Telephone (202) 721-8200 Facsimile (202) 721-8250 January 2, 2004

THE COMMISSIONER IS AUTHORIZED TO CHARGE ANY DEFICIENCY IN THE FEES FOR THIS PAPER TO DEPOSIT ACCOUNT NO. 23-0975

白本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 1月21日

出願番号

Application Number:

特願2003-012527

[ST.10/C]:

[JP2003-012527]

出 願 人
Applicant(s):

沖電気工業株式会社

2003年 7月 3日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

KT000481

【提出日】

平成15年 1月21日

【あて先】

特許庁長官 太田 信一郎 殿

【国際特許分類】

H03K 19/0185

H03K 17/10

【発明者】

【住所又は居所】

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

御手洗 睦

【特許出願人】

【識別番号】

000000295

【氏名又は名称】

沖電気工業株式会社

【代理人】

【識別番号】

100095957

【弁理士】

【氏名又は名称】

亀谷 美明

【電話番号】

03-5919-3808

【選任した代理人】

【識別番号】

100096389

【弁理士】

【氏名又は名称】

金本 哲男

【電話番号】

03-3226-6631

【選任した代理人】

【識別番号】

100101557

【弁理士】

【氏名又は名称】 萩川

萩原 康司

【電話番号】

03-3226-6631

【手数料の表示】

【予納台帳番号】 040224

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9707549

【包括委任状番号】 9707550

【包括委任状番号】 9707551

【プルーフの要否】

【書類名】 明細書

【発明の名称】 レベル変換回路

【特許請求の範囲】

【請求項1】 レベル変換回路であって:

高電圧が印加される高電圧電源と第1の出力ノードとの間に直列接続された第1および第2のPチャネル型MOSトランジスタ,ならびに前記第1の出力ノードとグランドとの間に直列接続された第1および第2のNチャネル型MOSトランジスタを備え、プルアップ用として機能する前記第1のPチャネル型MOSトランジスタのゲートに第1の信号が印加され、プルダウン用として機能する前記第2のNチャネル型MOSトランジスタのゲートに前記高電圧よりも低い低電圧とグランド電圧との間の振幅を有する入力信号が印加され、前記第2のPチャネル型MOSトランジスタ、および前記第1のNチャネル型MOSトランジスタの各ゲートに低電圧が共通に印加される第1のCMOS回路と;

前記高電圧電源と第2の出力ノードとの間に接続され前記第1の信号がゲートに印加される第3のPチャネル型MOSトランジスタ、および前記第2の出力ノードと低電圧が印加される低電圧電源との間に接続され前記第1の信号がゲートに印加される第3のNチャネル型MOSトランジスタを有する第1の中間回路と

前記高電圧電源と第3の出力ノードとの間に接続され前記第1の中間回路の第2の出力ノードの電位がゲートに印加される第4のPチャネル型MOSトランジスタ,および前記第3の出力ノードと前記低電圧電源との間に接続され前記第1の中間回路の第2の出力ノードの電位がゲートに印加される第4のNチャネル型MOSトランジスタを有し,前記第3の出力ノードより前記第1の信号を出力する第2の中間回路と;

前記高電圧電源と第4の出力ノードとの間に直列接続された第5および第6の Pチャネル型MOSトランジスタ,ならびに前記第4の出力ノードとグランドと の間に直列接続された第5および第6のNチャネル型MOSトランジスタを備え ,プルアップ用として機能する前記第5のPチャネル型MOSトランジスタのゲートに第1の中間回路の前記第2の出力ノードの電位を有する信号が印加され, プルダウン用として機能する前記第6のNチャネル型MOSトランジスタのゲートに前記入力信号の反転信号が印加され、前記第6のPチャネル型MOSトランジスタ、および前記第5のNチャネル型MOSトランジスタの各ゲートに低電圧が共通に印加され前記第4の出力ノードより前記高電圧とグランド電圧の振幅を有する信号を外部に出力する第2のCMOS回路と;

前記直列接続された第1,第2のPチャネル型MOSトランジスタの共通ノードと前記第1の中間回路の第2の出力ノードとの間に接続され前記第1のCMOS回路の前記第1の出力ノードの電位がゲートに印加される第7のPチャネル型MOSトランジスタと;

前記直列接続された第5,第6のPチャネル型MOSトランジスタの共通ノードと前記第2の中間回路の第3の出力ノードとの間に接続され前記第2のCMOS回路の前記第4の出力ノードの電位がゲートに印加される第8のPチャネル型MOSトランジスタと;

を備えたことを特徴とする, レベル変換回路。

【請求項2】 前記第1のCMOS回路における前記第1のPチャネル型MOSトランジスタのオン抵抗は前記第2のPチャネル型MOSトランジスタのオン抵抗よりも大きく設定し、前記第2のNチャネル型MOSトランジスタのオン抵抗は前記第1のNチャネル型MOSトランジスタのオン抵抗よりも大きく設定し;

前記第2のCMOS回路における前記第5のPチャネル型MOSトランジスタのオン抵抗は前記第6のPチャネル型MOSトランジスタのオン抵抗よりも大きく設定し、前記第6のNチャネル型MOSトランジスタのオン抵抗は前記第5のNチャネル型MOSトランジスタのオン抵抗よりも大きく設定し;

前記第1の中間回路の第3のPチャネル型MOSトランジスタのオン抵抗は前 記第7のPチャネル型MOSトランジスタのオン抵抗よりも大きく設定し;

前記第2の中間回路の第4のPチャネル型MOSトランジスタのオン抵抗は前 記第8のPチャネル型MOSトランジスタのオン抵抗よりも大きく設定したこと を特徴とする、請求項1に記載のレベル変換回路。

【請求項3】 前記第1の中間回路の前記第3のNチャネル型MOSトラン

ジスタ,および前記第2の中間回路の前記第4のNチャネル型MOSトランジスタのサブストレートをそれぞれのソース側に接続して,前記第1,第2,第5,第6のNチャネル型MOSトランジスタのサブストレートと分離したことを特徴とする,請求項1または2に記載のレベル変換回路。

【請求項4】 前記第7のPチャネル型MOSトランジスタ,および前記第8のPチャネル型MOSトランジスタのサブストレートをソース,またはドレイン側に接続して,前記第1~第6のPチャネル型MOSトランジスタのサブストレートと分離したことを特徴とする,請求項1~3のいずれかに記載のレベル変換回路。

【請求項5】 前記第 $1\sim$ 第8のPチャネル型MOSトランジスタ,および前記第 $1\sim$ 第6のNチャネル型MOSトランジスタは絶縁膜により分離された素子領域に形成されたことを特徴とする,請求項 $1\sim 4$ のいずれかに記載のレベル変換回路。

【請求項6】 前記第1の信号は前記高電圧と前記低電圧の間の振幅を有する信号であり、該第1の信号を前記出力信号と独立して外部へ出力する構成としたことを特徴とする、請求項1~5のいずれかに記載のレベル変換回路。

【請求項7】 レベル変換回路であって:

高電圧が印加される高電圧電源と第1の出力ノードとの間に直列接続された第 1および第2のPチャネル型MOSトランジスタ,ならびに前記第1の出力ノードとグランドとの間に直列接続された第1および第2のNチャネル型MOSトランジスタを備え、プルアップ用として機能する前記第1のPチャネル型MOSトランジスタのゲートに第1の信号が印加され、プルダウン用として機能する前記第2のNチャネル型MOSトランジスタのゲートに前記高電圧よりも低い低電圧とグランド電圧との間の振幅を有する入力信号が印加され、前記第2のPチャネル型MOSトランジスタ、および前記第1のNチャネル型MOSトランジスタの各ゲートに低電圧が共通に印加される第1のCMOS回路と;

前記高電圧電源と第2の出力ノードとの間に接続され前記第1の信号がゲート に印加される第3のPチャネル型MOSトランジスタ, および前記第2の出力ノ ードと低電圧が印加される低電圧電源との間に接続され前記第1の信号がゲート に印加される第3のNチャネル型MOSトランジスタを有する第1の中間回路と

前記高電圧電源と第3の出力ノードとの間に接続され前記第1の中間回路の第2の出力ノードの電位がゲートに印加される第4のPチャネル型MOSトランジスタ,および前記第3の出力ノードと前記低電圧電源との間に接続され前記第1の中間回路の第2の出力ノードの電位がゲートに印加される第4のNチャネル型MOSトランジスタを有し,前記第3の出力ノードより前記第1の信号を出力する第2の中間回路と;

前記高電圧電源と第4の出力ノードとの間に直列接続された第5および第6のPチャネル型MOSトランジスタ、ならびに前記第4の出力ノードとグランドとの間に直列接続された第5および第6のNチャネル型MOSトランジスタを備え、プルアップ用として機能する前記第5のPチャネル型MOSトランジスタのゲートに第1の中間回路の前記第2の出力ノードの電位を有する信号が印加され、プルダウン用として機能する前記第6のNチャネル型MOSトランジスタのゲートに前記入力信号の反転信号が印加され、前記第6のPチャネル型MOSトランジスタ、および前記第5のNチャネル型MOSトランジスタの各ゲートに低電圧が共通に印加され前記第4の出力ノードより前記高電圧とグランド電圧の振幅を有する信号を外部に出力する第2のCMOS回路と;

前記直列接続された第1,第2のPチャネル型MOSトランジスタの共通ノードと前記第1の中間回路の第2の出力ノードとの間に接続され前記低電圧の電位がゲートに印加される第7のPチャネル型MOSトランジスタと:

前記直列接続された第5,第6のPチャネル型MOSトランジスタの共通ノードと前記第2の中間回路の第3の出力ノードとの間に接続され前記低電圧の電位がゲートに印加される第8のPチャネル型MOSトランジスタと; を備えたことを特徴とする、レベル変換回路。

【請求項8】 前記第1のCMOS回路における前記第1のPチャネル型MOSトランジスタのオン抵抗は前記第2のPチャネル型MOSトランジスタのオン抵抗よりも大きく設定し、前記第2のNチャネル型MOSトランジスタのオン抵抗よりも大きく設定

し;

前記第2のCMOS回路における前記第5のPチャネル型MOSトランジスタのオン抵抗は前記第6のPチャネル型MOSトランジスタのオン抵抗よりも大きく設定し、前記第6のNチャネル型MOSトランジスタのオン抵抗は前記第5のNチャネル型MOSトランジスタのオン抵抗よりも大きく設定し;

前記第1の中間回路の第3のPチャネル型MOSトランジスタのオン抵抗は前 記第7のPチャネル型MOSトランジスタのオン抵抗よりも大きく設定し;

前記第2の中間回路の第4のPチャネル型MOSトランジスタのオン抵抗は前 記第8のPチャネル型MOSトランジスタのオン抵抗よりも大きく設定したこと を特徴とする、請求項7に記載のレベル変換回路。

【請求項9】 前記第1の中間回路の前記第3のNチャネル型MOSトランジスタ,および前記第2の中間回路の前記第4のNチャネル型MOSトランジスタのサブストレートをそれぞれのソース側に接続して,前記第1,第2,第5,第6のNチャネル型MOSトランジスタのサブストレートと分離したことを特徴とする,請求項7または8に記載のレベル変換回路。

【請求項10】 前記第7のPチャネル型MOSトランジスタ,および前記第8のPチャネル型MOSトランジスタのサブストレートをソース,またはドレイン側に接続して,前記第1~第6のPチャネル型MOSトランジスタのサブストレートと分離したことを特徴とする,請求項7~9のいずれかに記載のレベル変換回路。

【請求項11】 前記第1~第8のPチャネル型MOSトランジスタ,および前記第1~第6のNチャネル型MOSトランジスタは絶縁膜により分離された素子領域に形成されたことを特徴とする,請求項7~10のいずれかに記載のレベル変換回路。

【請求項12】 前記第1の信号は前記高電圧と前記低電圧の間の振幅を有する信号であり、該第1の信号を前記出力信号と独立して外部へ出力する構成としたことを特徴とする、請求項7~11のいずれかに記載のレベル変換回路。

【請求項13】 レベル変換回路であって:

高電圧が印加される高電圧電源と第1の出力ノードとの間に直列接続された第

1および第2のPチャネル型MOSトランジスタ,ならびに前記第1の出力ノードとグランドとの間に直列接続された第1および第2のNチャネル型MOSトランジスタを備え、プルアップ用として機能する前記第1のPチャネル型MOSトランジスタのゲートに第1の信号が印加され、プルダウン用として機能する前記第2のNチャネル型MOSトランジスタのゲートに前記高電圧よりも低い低電圧とグランド電圧との間の振幅を有する入力信号が印加され、前記第2のPチャネル型MOSトランジスタ、および前記第1のNチャネル型MOSトランジスタの各ゲートに低電圧が共通に印加される第1のCMOS回路と;

前記高電圧電源と第2の出力ノードとの間に接続され前記第1の信号がゲートに印加される第3のPチャネル型MOSトランジスタ、および前記第2の出力ノードと低電圧が印加される低電圧電源との間に接続され前記第1の信号がゲートに印加される第3のNチャネル型MOSトランジスタを有する第1の中間回路と・

前記高電圧電源と第3の出力ノードとの間に接続され前記第1の中間回路の第2の出力ノードの電位がゲートに印加される第4のPチャネル型MOSトランジスタ,および前記第3の出力ノードと前記低電圧電源との間に接続され前記第1の中間回路の第2の出力ノードの電位がゲートに印加される第4のNチャネル型MOSトランジスタを有し,前記第3の出力ノードより前記第1の信号を出力する第2の中間回路と;

前記高電圧電源と第4の出力ノードとの間に直列接続された第5および第6の Pチャネル型MOSトランジスタ,ならびに前記第4の出力ノードとグランドと の間に直列接続された第5および第6のNチャネル型MOSトランジスタを備え ,プルアップ用として機能する前記第5のPチャネル型MOSトランジスタのゲートに第1の中間回路の前記第2の出力ノードの電位を有する信号が印加され, プルダウン用として機能する前記第6のNチャネル型MOSトランジスタのゲートに前記入力信号の反転信号が印加され,前記第6のPチャネル型MOSトランジスタのケートに前記入力信号の反転信号が印加され,前記第6のPチャネル型MOSトランジスタ、および前記第5のNチャネル型MOSトランジスタの各ゲートに低電圧 が共通に印加され前記第4の出力ノードより前記高電圧とグランド電圧の振幅を 有する信号を外部に出力する第2のCMOS回路と; 前記直列接続された第1,第2のPチャネル型MOSトランジスタの共通ノードと前記第1の中間回路の第2の出力ノードとの間に接続され前記高電圧の電位がゲートに印加される第7のNチャネル型MOSトランジスタと;

前記直列接続された第5,第6のPチャネル型MOSトランジスタの共通ノードと前記第2の中間回路の第3の出力ノードとの間に接続され前記高電圧の電位がゲートに印加される第8のNチャネル型MOSトランジスタと; を備えたことを特徴とする、レベル変換回路。

【請求項14】 前記第1のCMOS回路における前記第1のPチャネル型MOSトランジスタのオン抵抗は前記第2のPチャネル型MOSトランジスタのオン抵抗よりも大きく設定し、前記第2のNチャネル型MOSトランジスタのオン抵抗は前記第1のNチャネル型MOSトランジスタのオン抵抗よりも大きく設定し、

前記第2のCMOS回路における前記第5のPチャネル型MOSトランジスタのオン抵抗は前記第6のPチャネル型MOSトランジスタのオン抵抗よりも大きく設定し、前記第6のNチャネル型MOSトランジスタのオン抵抗は前記第5のNチャネル型MOSトランジスタのオン抵抗よりも大きく設定し;

前記第1の中間回路の第3のPチャネル型MOSトランジスタのオン抵抗は前 記第7のNチャネル型MOSトランジスタのオン抵抗よりも大きく設定し;

前記第2の中間回路の第4のPチャネル型MOSトランジスタのオン抵抗は前 記第8のNチャネル型MOSトランジスタのオン抵抗よりも大きく設定したこと を特徴とする、請求項13に記載のレベル変換回路。

【請求項15】 前記第1の中間回路の前記第3のNチャネル型MOSトランジスタ,および前記第2の中間回路の前記第4のNチャネル型MOSトランジスタのサブストレートをそれぞれのソース側に接続して,前記第1,第2,第5,第6のNチャネル型MOSトランジスタのサブストレートと分離したことを特徴とする,請求項13または14に記載のレベル変換回路。

【請求項16】 前記第7のNチャネル型MOSトランジスタ,および前記第8のNチャネル型MOSトランジスタのサブストレートをソース,またはドレイン側に接続して,前記第1~第6のNチャネル型MOSトランジスタのサブス

トレートと分離したことを特徴とする、請求項13~15のいずれかに記載のレ ベル変換回路。

【請求項17】 前記第1~第6のPチャネル型MOSトランジスタ,および前記第1~第8のNチャネル型MOSトランジスタは絶縁膜により分離された素子領域に形成されたことを特徴とする,請求項13~16のいずれかに記載のレベル変換回路。

【請求項18】 前記第1の信号は前記高電圧と前記低電圧の間の振幅を有する信号であり、該第1の信号を前記出力信号と独立して外部へ出力する構成としたことを特徴とする、請求項13~17のいずれかに記載のレベル変換回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、異なる電源電圧によって動作するデジタル回路のインタフェースをとるためのレベル変換回路に関する。

[0002]

【従来の技術】

MOSトランジスタの微細化がすすむにつれて許容されるゲート酸化膜耐圧は下がってきており、0.35μm程度の微細プロセスでは3.3 V程度の電源電圧で動作し、さらに最先端の0.18μm程度の微細プロセスでは1.8 V程度の電源電圧が用いられる。従来、この0.18μmの微細プロセスでは3.3 V動作の回路とインタフェースをするために1.8 V程度の電源電圧が許容されるトランジスタと3.3 V程度の電源電圧が許容されるトランジスタの両方を形成して1.8 Vから3.3 Vへの信号レベル変換を行っている。

[0003]

(第1の従来技術)

図10は第1の従来技術として、特開平4-150411号公報に開示された レベル変換回路の構成を示す回路図である。このレベル変換回路は、同図に示す ように、高電圧電源VDD(3.3V)によって動作するラッチ回路200を備 え、このラッチ回路200のノードN11、N12とグランドの間にはNMOS 211, NMOS212がそれぞれ接続されている。NMOS211のゲートには、低電圧電源VCC(1.8V)で動作する回路からの信号INが印加され、NMOS212のゲートには低電圧電源VCCで動作するインバータ213により駆動された信号INの反転信号が印加される。ラッチ回路200のノードN11, N12が各々3.3V, 0Vのとき、信号INが3.3VになるとNMOS211がオンしてNMOS212はオフする。その結果、ノードN11は0Vに、ノードN12は3.3Vになり、入力信号INは1.8Vから3.3Vへ変換されラッチ回路200のN12からラッチされた出力信号が得られる。

[0004]

(第2の従来技術)

図11は第2の従来技術として、特開平6-216752に開示されたレベル変換回路の構成を示す回路図である。このレベル変換回路はゲート酸化膜耐圧が高電圧(5V)よりも低いMOSトランジスタだけを用いて低電圧電源系から高電圧電源系へのレベル変換を行うものである。同図に示すように、このレベル変換回路はMOSトランジスタ300~313からなるレベル変換部と、MOSトランジスタ314~317からなる出力部とで構成されている。レベル変換部は低電圧(VCC:3V)電源系の信号INを入力してノードN21、N22にレベル変換用信号を出力する。出力部は前記レベル変換部からの制御信号を受けて高電圧(VDD:5V)電源系の信号として0V~5Vの振幅を有する出力信号OUT1と、中間電位~5Vの振幅を有する出力信号OUT2と、0V~中間電位の振幅を有する出力信号OUT3とを出力するようになっている。

[0005]

出力イネーブル信号OE,およびその反転信号OEBに、各々Hレベル、Lレベルが入力されている場合について説明する。入力信号INがLレベルになるとPMOS306,307がオンし、NMOS305,312がオフする。その結果、ノードN23、N24はHレベルになり、NMOS304がオンし、NMOS302のソース電位が下がり、NMOS302、PMOS301の電流経路が形成される。ノードN25はプルダウンされ、PMOS308がオンする。PMOS308がオンするとノードN21がHレベルになるとともに、PMOS30

9はオンしNMOS310のソース電位を高電位VDDまでプルアップする。また、ノードN24がHレベルになると、NMOS311は出力イネーブル信号EBがHレベルであるから、オンしており、ノードN22はHレベルになり、出力信号OUT3は0Vになる。ノードN21がHレベルになるとPMOS314はオフして出力信号OUT2は中間電位となる。出力信号OUT1は、出力信号OUT3が0VなのでNMOS316がオンして、0Vになる。

[0006]

一方、入力信号INがHレベルになると、NMOS305、312がオンし、PMOS306、307がオフして、ノードN22、N23の電位はプルダウンされ、NMOS317がオフする。ノードN24はNMOS311がオンなのでプルダウンされ、PMOS309、NMOS310の電流経路がされる。そうしてノードN21がプルダウンされるとPMOS314がオンするとともに、PMOS300がオンしてノードN25がプルアップされる。そうして出力信号OUT1には5V、出力信号OUT2には5V、出力信号OUT3には中間電位が出力される。

[0007]

(第3の従来技術)

図12は第3の従来技術として、特許第3258229号公報に開示されたレベル変換回路の構成を示す回路図である。このレベル変換回路もゲート酸化膜耐性が高電圧(5V)よりも低いMOSトランジスタだけを用いて低電圧電源系から高電圧電源系へのレベル変換を行うものである。同図に示すように、高電圧が印加される高電圧電源(VDD:5V)と出力ノードN1の間に直列接続されたPMOS11,12,ならびに出力ノードN1とグランドの間に直列接続されたNMOS13,14を有し、プルアップ用として機能するPMOS11のゲートはノードN4に接続され、プルダウン用として機能するNMOS14のゲートに前記高電圧よりも低い低電圧(VCC:3V)とグランドとの間の振幅を有する入力信号INが印加され、PMOS12,およびNMOS13の各ゲートに低電圧が共通して印加されるCMOS回路10と、前記高電圧電源VDDと出力ノードN3の間に接続されゲートがノードN4に接続されたPMOS31,および出

カノードN3と低電源電圧VCCとの間に接続され、CMOS回路10の出力ノードN1にゲートが接続されるPMOS32を有する中間回路30と、前記高電圧電源VDDと出力ノードN4の間に接続されゲートがノードN3に接続されたPMOS41、および出力ノードN4と低電源電圧VCCとの間に接続され、出力信号OUT1がゲートに印加されるPMOS42を有する中間回路40と、前記高電圧電源VDDと出力ノードN2の間に直列接続されたPMOS21、22、ならびに出力ノードN2とグランドの間に直列接続されたNMOS23、24を有し、プルアップ用として機能するPMOS21のゲートはノードN3に接続され、プルダウン用として機能するPMOS21のゲートに前記入力信号INの反転信号が印加され、PMOS22、およびNMOS23の各ゲートに低電圧VCCが共通して印加されるCMOS回路20とを備えた回路である。

[0.00.8]

この回路の動作を以下に説明する。入力信号INが低電圧レベル(VCC)である場合は、NMOS14がオンし、これによって、PMOS32がオンする結果、PMOS41、21もオンする。一方、入力信号の反転信号によりNMOS24がオフし、これによってPMOS42もオフする。したがって、高電圧レベル(VDD)の出力信号が出力される。この状態では、PMOS11、31、42とNMOS24がオフ状態なので直流電流パスは存在しない。一方、入力信号INが低電圧レベル(VCC)からグランドレベル(OVレベル)へ変化した場合は、NMOS24がオンし、これによってPMOS42がオンする結果、PMOS11、31もオンする。そして入力信号の反転信号によりNMOS14がオフし、これによってPMOS32もオフする。したがって、グランドレベル(OVレベル)の出力信号が出力される。この状態では、PMOS21、41、32とNMOS14がオフ状態なので直流電流パスは存在しない。

[0009]

【特許文献1】

特開平4-150411号公報

【特許文献2】

特開平6-216752号公報

【特許文献3】

特許第3258229号公報

[0010]

【発明が解決しようとする課題】

しかしながら、上記従来のレベル変換回路では次のような問題点があった。

すなわち、第1の従来技術(図10)ではラッチ回路200を構成する2個のインバータの各トランジスタ、およびNMOS211、NMOS212をともに高電圧電源の電圧レベルよりも高いゲート酸化膜耐圧を有するトランジスタとする必要があった。このため、ゲート酸化膜を厚くして、ゲート長を長くして高電圧に耐えるMOSトランジスタを、レベル変換回路に用いるために集積回路のチップ上に部分的に形成することになり、製造プロセスが複雑になるという問題点があった。

[0011]

一方、第2の従来技術(図11)ではゲート酸化膜耐圧が高電圧電源レベルよりも低いトランジスタだけでレベル変換回路を構成できる。しかし、PMOS314のゲート酸化膜耐圧を高電圧レベル(VDD)よりも低く抑えるためにPMOS309がオフしていく効果を利用してPMOS314のゲート電圧(ノードN21)の振幅を制限している。つまりPMOS309のゲート電圧には電位VBが加えられているため、ノードN21の論理はLレベルであるが、電位は(VB+Vth)までしか下がらない。ただし、VthはPMOSのしきい値電圧である。このPMOS309がオフしていきノードN21の電位が(VB+Vth)へ自然と安定する減少を用いるため高速な動作ができないという問題点がある

[0012]

また、PMOS314のゲート電圧(ノードN21の電位)はVDD-(VB+Vth)となり、(VB+Vth)が3Vよりも高いとするとゲート電圧は低い値となる。したがって、出力部の負荷駆動能力が低下するという問題点もあった。また、出力信号OUT1が0Vから5Vに立ち上がる場合、つまり、NMOS317がオフし、PMOS314がオンしたとき、PMOS315のソース電

位は急峻にプルアップされるため、PMOS315のゲートーソース間電圧VgsはPMOS314に流れる電流に等しくなるような電圧になり、PMOS314のソースードレイン間には、VCC+Vgsの電圧がかかる。同様に、出力信号OUT1が5Vから0Vに立ち下がる場合、つまり、PMOS314がオフし、NMOS317がオンしたとき、NMOS316のソース電位は急峻にプルダウンされるため、NMOS316のゲートーソース間電圧VgsはNMOS317に流れる電流に等しくなるような電圧になり、NMOS316のソースードレイン間には、VCC+Vgsの電圧がかかる。したがって、低電圧電源系において推奨される電圧を超える電圧が過渡的にソースードレイン間に印加されるので、ホットキャリアによるデバイス性能劣化につながり、信頼性に劣るという問題もあった。

[0013]

また、第3の従来技術(図12)でもゲート酸化膜耐圧が高電圧電源レベルよりも低いトランジスタだけでレベル変換回路を構成できる。しかしながら、CMOS回路10のPMOS11、12のオン抵抗をNMOS13、14のオン抵抗よりも大きく設定し、CMOS回路20のPMOS21、22のオン抵抗をNMOS23、24のオン抵抗よりも大きく設定するとともに、中間回路30のPMOS31のオン抵抗をPMOS32のオン抵抗よりも大きく設定し、中間回路40のPMOS41のオン抵抗をPMOS42のオン抵抗よりも大きく設定するようにしているため、以下のような問題点がある。

[0014]

入力信号INがグランドレベルから低電圧レベル(VCC)になると、NMOS13、14のオン抵抗がPMOS11、12のオン抵抗よりも小さいので出力ノードN1の電位は急峻に立ち下がり、PMOS12のソースードレイン間電圧は、PMOS11に流れる電流と等しい電流がPMOS12に流れるようなゲートーソース電圧をVgsとして、VCC+Vgsとなり、ソースードレイン間電圧は過渡的にVCC以上になる。同様にPMOS32のゲートーソース間電圧は、PMOS31に流れる電流と等しい電流がPMOS32に流れるようなゲートーソース電圧をVgsとして、(VCC+Vgs)程度となり、ゲートーソース

間電圧は過渡的にVCC以上になる。したがって、低電圧電源系において推奨される電圧を超える電圧が過渡的にソースードレイン間に印加され、また低電圧電源系において推奨される電圧を超える電圧が過渡的にゲートーソース間に印加されるので、ホットキャリアによるデバイス性能劣化につながり、信頼性に劣るという問題があった。

[0015]

また、出力ノードN3が立ち下がることにより、PMOS21のオン電流でPMOS22を経由して出力ノードN2をプルアップするので2つのPMOS(第1のPMOS,第2のPMOSとする)を高電圧電源VDDと低電圧電源VCCの間に直列に接続して高電圧電源VDDにソースが接続される第1のPMOSのゲートを出力ノードN3に、低電圧電源VCCにドレインが接続される第2のPMOSのゲートを出力ノードN2に接続して後続の出力段を駆動するバッファを構成した場合、第2のPMOSがまだオン状態のときに第1のPMOSがオン状態に入るので貫通電流が高電圧電源VDDから低電圧電源VCCに流れ、無駄な消費電力が増加するという問題点があった。

[0016]

また、上記特許文献3 (特許第3258229号公報)では、半導体集積回路の出力段を駆動する場合、出力段の各トランジスタは通常、数100μmのゲート幅を有しており、これを駆動するバッファの各トランジスタのゲート幅を小さくして貫通電流を小さくすると高速性が損なわれるという問題点もあった。

[0017]

本発明は、従来のレベル変換回路が有する上記問題点に鑑みてなされたものであり、本発明の目的は、高速に動作し、加えて負荷駆動能力の低下も抑えることの可能な、新規かつ改良されたレベル変換回路を提供することである。

[0018]

【課題を解決するための手段】

上記課題を解決するため、本発明の第1の観点によれば、レベル変換回路であって、第1のCMOS回路(10)と、第1の中間回路(30)と、第2の中間回路(40)と、第2のCMOS回路(20)と、第7のPチャネル型MOSト

ランジスタ(51p)と、第8のPチャネル型MOSトランジスタ(52p)と を備えたことを特徴とするレベル変換回路が提供される(請求項1)。

[0019]

第1のCMOS回路(10)は、高電圧が印加される高電圧電源と第1の出力ノードとの間に直列接続された第1および第2のPチャネル型MOSトランジスタ(11、12)、ならびに第1の出力ノードとグランドとの間に直列接続された第1および第2のNチャネル型MOSトランジスタ(13、14)を備え、プルアップ用として機能する第1のPチャネル型MOSトランジスタのゲートに第1の信号が印加され、プルダウン用として機能する第2のNチャネル型MOSトランジスタのゲートに高電圧よりも低い低電圧とグランド電圧との間の振幅を有する入力信号が印加され、第2のPチャネル型MOSトランジスタ、および第1のNチャネル型MOSトランジスタの各ゲートに低電圧が共通に印加される。

[0020]

第1の中間回路(30)は、高電圧電源と第2の出力ノードとの間に接続され第1の信号がゲートに印加される第3のPチャネル型MOSトランジスタ(31),および第2の出力ノードと低電圧が印加される低電圧電源との間に接続され第1の信号がゲートに印加される第3のNチャネル型MOSトランジスタ(32)を有する。

[0021]

第2の中間回路(40)は、高電圧電源と第3の出力ノードとの間に接続され 第1の中間回路の第2の出力ノードの電位がゲートに印加される第4のPチャネ ル型MOSトランジスタ(41)、および第3の出力ノードと低電圧電源との間 に接続され第1の中間回路の第2の出力ノードの電位がゲートに印加される第4 のNチャネル型MOSトランジスタ(42)を有し、第3の出力ノードより第1 の信号を出力する。

[0022]

第2のCMOS回路(20)は、高電圧電源と第4の出力ノードとの間に直列接続された第5および第6のPチャネル型MOSトランジスタ(21, 22),ならびに第4の出力ノードとグランドとの間に直列接続された第5および第6の

Nチャネル型MOSトランジスタ(23,24)を備え、プルアップ用として機能する第5のPチャネル型MOSトランジスタのゲートに第1の中間回路の第2の出力ノードの電位を有する信号が印加され、プルダウン用として機能する第6のNチャネル型MOSトランジスタのゲートに入力信号の反転信号が印加され、第6のPチャネル型MOSトランジスタ、および第5のNチャネル型MOSトランジスタの各ゲートに低電圧が共通に印加され第4の出力ノードより高電圧とグランド電圧の振幅を有する信号を外部に出力する。

[0023]

第7のPチャネル型MOSトランジスタ(51p)は、直列接続された第1、第2のPチャネル型MOSトランジスタの共通ノードと第1の中間回路の第2の出力ノードとの間に接続され第1のCMOS回路の第1の出力ノードの電位がゲートに印加される。

[0024]

第8のPチャネル型MOSトランジスタ(52p)は、直列接続された第5、 第6のPチャネル型MOSトランジスタの共通ノードと第2の中間回路の第3の 出力ノードとの間に接続され第2のCMOS回路の第4の出力ノードの電位がゲートに印加される。

[0025]

かかる構成によれば、各トランジスタのゲート酸化膜には静的に低電圧レベルを超える電位が加わらないため、許容ゲート酸化膜耐圧が高電圧電源レベルよりも低いMOSトランジスタのみで構成できる。さらにラッチ回路をCMOSインバータで構成したため、ゲート電圧の振幅の制限にソースフォロアトランジスタのオフする効果を利用した前述の第2の従来技術(図11)よりも高速に動作し、加えて負荷駆動能力の低下も抑えられる。特に、完全空乏型SOIデバイスでは構造上ソースードレイン間耐圧が低いという課題があり、ソースードレイン間に過電圧がかからない本発明は、極めて有用である。

[0026]

本発明の第2の観点にかかるレベル変換回路は,以下の構成を採用する。 上記第1の観点にかかるレベル変換回路においては,第7のPチャネル型MO Sトランジスタ(51p)のゲートには、第1の出力ノードの電位が印加され、第8のPチャネル型MOSトランジスタ(52p)のゲートには、第4の出力ノードの電位が印加されている。この点、本発明の第2の観点にかかるレベル変換回路は、第7のPチャネル型MOSトランジスタのゲート(51p)および第8のPチャネル型MOSトランジスタ(52p)のゲートに低電圧の電位が印加されることを特徴とするものである(請求項7)。

[0027]

かかる構成によれば、第7のPチャネル型MOSトランジスタおよび第8のPチャネル型MOSトランジスタのゲート酸化膜への負荷がさらに軽減されるという効果が得られる。

[0028]

上記第1または第2の観点にかかるレベル変換回路において,以下のような応用が可能である。

[0029]

各MOSトランジスタのオン抵抗を以下のように設定することが可能である(請求項2,8)。

①第1のCMOS回路(10)における第1のPチャネル型MOSトランジスタ (11)のオン抵抗は第2のPチャネル型MOSトランジスタ (12)のオン抵抗よりも大きく設定し、第2のNチャネル型MOSトランジスタ (14)のオン抵抗は第1のNチャネル型MOSトランジスタ (13)のオン抵抗よりも大きく設定する。

②第2のCMOS回路(20)における第5のPチャネル型MOSトランジスタ (21)のオン抵抗は第6のPチャネル型MOSトランジスタ (22)のオン抵抗よりも大きく設定し、第6のNチャネル型MOSトランジスタ (24)のオン抵抗は第5のNチャネル型MOSトランジスタ (25)のオン抵抗よりも大きく設定する。

③第1の中間回路(30)の第3のPチャネル型MOSトランジスタ(31)のオン抵抗は第7のPチャネル型MOSトランジスタ(51p)のオン抵抗よりも大きく設定する。

④第2の中間回路(40)の第4のPチャネル型MOSトランジスタ(41)のオン抵抗は第8のPチャネル型MOSトランジスタ(52p)のオン抵抗よりも大きく設定する。

[0030]

かかる構成によれば、各トランジスタのソースードレイン間に、過渡状態であってもソースードレイン間耐圧を超える電圧が加わらないため、許容ソースードレイン間耐圧が高電圧電源レベルよりも低いMOSトランジスタのみで構成できる。また、上記各トランジスタのゲート酸化膜には過渡状態であっても低電圧レベルを超える電圧が加わらないため、許容ゲート酸化膜耐圧が高電圧電源レベルよりも低いMOSトランジスタのみで、より信頼性の高いレベル変換回路が構成できる。

[0031]

また,第1の中間回路の第3のNチャネル型MOSトランジスタ(32),および第2の中間回路の第4のNチャネル型MOSトランジスタ(42)のサブストレートをそれぞれのソース側に接続して,他のNチャネル型MOSトランジスタのサブストレートと分離することも可能である(請求項3,9)。

また,第7のPチャネル型MOSトランジスタ(51p),および第8のPチャネル型MOSトランジスタ(52p)のサブストレートをソース,またはドレイン側に接続して,他のPチャネル型MOSトランジスタのサブストレートと分離することが可能である(請求項4,10)。

[0032]

かかる構成によれば、第3のNチャネル型MOSトランジスタ(32)、および第4のNチャネル型MOSトランジスタ(42)を基板から電気的に分離されたPウエル領域に形成し、また、第7、第8のPチャネル型MOSトランジスタ(51p、52p)を他のPMOSのNウエルから分離して、各々ソースに接続したことによって、第3、第4のNチャネル型MOSトランジスタ(32、42)、および第7、第8のPチャネル型MOSトランジスタ(51p、52p)のゲート酸化膜への負荷がさらに軽減されるという効果が得られる。また、第3、第4のNチャネル型MOSトランジスタ(32、42)のドレインとサブストレ

ートで形成されるpn接合にかかる逆バイアス電圧を軽減できる。また,第3,第4のNチャネル型MOSトランジスタ(32,42)の基板バイアス効果の影響を無くしたので,より高速な回路動作が期待できる。

[0033]

また、各Pチャネル型MOSトランジスタ、および各Nチャネル型MOSトランジスタは絶縁膜により分離された素子領域に形成された構成とすることも可能である(請求項5、11)。かかる構成によれば、貫通電流が少なく、かつ高速な出力回路を実現できるという効果が得られる。

[0034]

また,第1の信号は高電圧と低電圧の間の振幅を有する信号であり,該第1の信号を出力信号と独立して外部へ出力する構成とすることも可能である(請求項6,12)。かかる構成によれば,高速に動作し,加えて負荷駆動能力の低下も抑えられる。また,レベル変換回路の応用範囲を広くすることができる。

[0035]

本発明の第3の観点にかかるレベル変換回路は、上記第1の観点にかかるレベル変換回路の第7のPチャネル型MOSトランジスタ(51p)および第8のPチャネル型MOSトランジスタ(52p)の代わりに、第7のNチャネル型MOSトランジスタ(52n)を備えたものである。そして、第7のNチャネル型MOSトランジスタ(51n)および第8のNチャネル型MOSトランジスタ(51n)および第8のNチャネル型MOSトランジスタ(52n)のゲートに高電圧の電位が印加されることを特徴とするものである(請求項13)。

[0036]

かかる構成によれば、第7のNチャネル型MOSトランジスタ(51n)および第8のNチャネル型MOSトランジスタ(52n)の各ゲートを高電圧レベル(VDD)に接続して、第1のCMOS回路(10)および第2のCMOS回路(20)にて構成されるラッチ回路への書き込みをする構成としたので、Pチャネル型MOSトランジスタで構成した場合よりもオン抵抗を小さくできるので、レイアウトに要する素子面積を削減できるという効果が得られる。

[0037]

上記第3の観点にかかるレベル変換回路において,以下のような応用が可能である。

[0038]

各MOSトランジスタのオン抵抗を以下のように設定することが可能である(請求項14)。

①第1のCMOS回路(10)における第1のPチャネル型MOSトランジスタ (11)のオン抵抗は第2のPチャネル型MOSトランジスタ (12)のオン抵抗よりも大きく設定し、第2のNチャネル型MOSトランジスタ (14)のオン抵抗は第1のNチャネル型MOSトランジスタ (13)のオン抵抗よりも大きく設定する。

②第2のCMOS回路(20)における第5のPチャネル型MOSトランジスタ(21)のオン抵抗は第6のPチャネル型MOSトランジスタ(22)のオン抵抗よりも大きく設定し、第6のNチャネル型MOSトランジスタ(24)のオン抵抗は第5のNチャネル型MOSトランジスタ(25)のオン抵抗よりも大きく設定する。

③第1の中間回路(30)の第3のPチャネル型MOSトランジスタ(31)の オン抵抗は第7のNチャネル型MOSトランジスタ(51n)のオン抵抗よりも 大きく設定する。

④第2の中間回路(40)の第4のPチャネル型MOSトランジスタ(41)の オン抵抗は第8のNチャネル型MOSトランジスタ(52n)のオン抵抗よりも 大きく設定する。

[0039]

かかる構成によれば、各トランジスタのソースードレイン間に、過渡状態であってもソースードレイン間耐圧を超える電圧が加わらないため、許容ソースードレイン間耐圧が高電圧電源レベルよりも低いMOSトランジスタのみで構成できる。また、上記各トランジスタのゲート酸化膜には過渡状態であっても低電圧レベルを超える電圧が加わらないため、許容ゲート酸化膜耐圧が高電圧電源レベルよりも低いMOSトランジスタのみで、より信頼性の高いレベル変換回路が構成できる。

[0040]

また、第1の中間回路の第3のNチャネル型MOSトランジスタ(32)、および第2の中間回路の第4のNチャネル型MOSトランジスタ(42)のサブストレートをそれぞれのソース側に接続して、他のNチャネル型MOSトランジスタのサブストレートと分離することも可能である(請求項15)。

また,第7のNチャネル型MOSトランジスタ(51n),および第8のNチャネル型MOSトランジスタ(52n)のサブストレートをソース,またはドレイン側に接続して,他のPチャネル型MOSトランジスタのサブストレートと分離することが可能である(請求項16)。

[0041]

かかる構成によれば、第3のNチャネル型MOSトランジスタ(32)、および第4のNチャネル型MOSトランジスタ(42)を基板から電気的に分離されたPウエル領域に形成し、また、第7、第8のNチャネル型MOSトランジスタ(51n、52n)を他のNMOSのNウエルから分離して、各々ソースに接続したことによって、第3、第4のNチャネル型MOSトランジスタ(32、42)、および第7、第8のNチャネル型MOSトランジスタ(51n、52n)のゲート酸化膜への負荷がさらに軽減されるという効果が得られる。また、第3、第4のNチャネル型MOSトランジスタ(32、42)のドレインとサブストレートで形成されるpn接合にかかる逆バイアス電圧を軽減できる。また、第3、第4のNチャネル型MOSトランジスタ(32、42)の基板バイアス効果の影響を無くしたので、より高速な回路動作が期待できる。

[0042]

また,各Pチャネル型MOSトランジスタ,および各Nチャネル型MOSトランジスタは絶縁膜により分離された素子領域に形成された構成とすることも可能である(請求項17)。かかる構成によれば、貫通電流が少なく、かつ高速な出力回路を実現できるという効果が得られる。

[0043]

また,第1の信号は高電圧と低電圧の間の振幅を有する信号であり,該第1の 信号を出力信号と独立して外部へ出力する構成とすることも可能である(請求項 18)。かかる構成によれば、高速に動作し、加えて負荷駆動能力の低下も抑えられる。また、レベル変換回路の応用範囲を広くすることができる。

[0044]

また、本発明の他の観点によれば、低電圧が印加される低電圧電源とグランド との間に接続され、低電圧とグランド電圧との間の振幅を有する信号を出力する 低電圧系回路と、低電圧系回路から出力された信号を低電圧よりも高い高電圧と グランド電圧との振幅を有する信号に変換するレベル変換回路とを備えた半導体 集積回路において、レベル変換回路は、上記第1~第3のいずれかの観点にかか るレベル変換回路で構成したことを特徴とする半導体集積回路が提供される。

[0045]

なお上記において、括弧書きで記した構成要素は、理解を容易にするため、後述の実施形態における対応する構成要素を記したに過ぎず、本発明がこれに限定されるものではない。

[0046]

【発明の実施の形態】

以下に添付図面を参照しながら、本発明にかかるレベル変換回路の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

[0047]

(第1の実施の形態)

図1は、第1の実施の形態にかかるレベル変換回路の構成を示す回路図である

レベル変換回路は、図1に示したように、CMOS回路10(本発明の第1のCMOS回路の一例)と、中間回路インバータ30(本発明の第1の中間回路の一例)と、中間回路インバータ40(本発明の第2の中間回路の一例)と、CMOS回路20(本発明の第2のCMOS回路の一例)と、PMOS51p(本発明の第7のPチャネル型MOSトランジスタの一例)と、PMOS52p(本発明の第8のPチャネル型MOSトランジスタの一例)を備えて構成されている。

以下, 順に説明する。

[0048]

(CMOS回路10)

CMOS回路10は、高電圧が印加される高電圧電源VDD(例えば3.3V)と出力ノードN1との間に直列接続されたPMOS11,12と、出力ノードN1とグランドの間に直列接続されたNMOS13,14を有する。プルアップ用として機能するPMOS11のゲートはノードN4に接続され、プルダウン用として機能するNMOS14のゲートに高電圧VDDよりも低い低電圧VCC(例えば1.8V)とグランドとの間の振幅を有する入力信号INが印加され、PMOS12およびNMOS13の各ゲートに低電圧VCCが共通して印加される

[0049]

(中間回路インバータ30) /

中間回路インバータ30は、高電圧電源VDDと出力ノードN3の間に接続されゲートがノードN4に接続されたPMOS31と、出力ノードN3と低電圧電源VCCとの間に接続され、ゲートがノードN4に接続されたNMOS32を有する。

[0050]

(中間回路インバータ40)

中間回路インバータ40は、高電圧電源VDDと出力ノードN4の間に接続されゲートがノードN3に接続されたPMOS41と、出力ノードN4と低電圧電源VCCとの間に接続され、ゲートがノードN3に接続されたNMOS42を有する。

[0051]

(CMOS回路20)

CMOS回路20は、高電圧電源VDDと出力ノードN2の間に直列接続されたPMOS21、22と、出力ノードN2とグランドの間に直列接続されたNMOS23、24を有する。プルアップ用として機能するPMOS21のゲートはノードN3に接続され、プルダウン用として機能するNMOS24のゲートに入

カ信号INの反転信号IN2が印加され、PMOS22, およびNMOS23の各ゲートに低電圧VCCが共通して印加される。

[0052]

(PMOS51p)

PMOS51pは、CMOS回路10の出力ノードN1にゲートが接続されドレインがCMOS回路10のPMOS12のソースに接続されソースがノードN3に接続される。

[0053]

(PMOS52p)

PMOS52pは、出力信号OUT1がゲートに接続されドレインがCMOS 回路20のPMOS22のソースに接続されソースがノードN4に接続される。

[0054]

上記構成において、中間回路インバータ30、40はラッチ回路を形成し、P MOS51p,52pを経由して書き込みが行われる。CMOS回路10のPM OS12およびNMOS13は、それぞれPMOS11およびNMOS14の過電圧保護用として設けられ、その各ゲートには低電圧電源が共通して印加される。PMOS11のサブストレート(N型ウエル領域)はPMOS12のサブストレートと共通して高電圧電源に接続され、NMOS13のサブストレートはNM OS14のサブストレートと共通してグランドに接続される。

[0055]

同様にCMOS回路20のPMOS22およびNMOS23は、それぞれPMOS21およびNMOS24の過電圧保護用として設けられ、その各ゲートには低電圧電源が共通して印加される。PMOS21のサブストレート(N型ウエル領域)はPMOS22のサブストレートと共通して高電圧電源に接続され、NMOS23のサブストレートはNMOS24のサブストレートと共通してグランドに接続される。

[0056]

また、中間回路インバータ30のPMOS31のサブストレートは高電圧電源に接続され、NMOS32のサブストレートはグランドに接続される。

[0057]

同様に、中間回路インバータ40のPMOS41のサブストレートは高電圧電源に接続され、NMOS42のサブストレートはグランドに接続される。

[0058]

また、PMOS51p,およびPMOS52pのサブストレートはそれぞれ高 電圧電源に接続される。

[0059]

上記各PMOSトランジスタ,およびNMOSトランジスタのゲート酸化膜耐圧から制限される動作電圧は電圧VCC以上であり,かつ電圧(VDD-VCC)以上であり、電圧VDDよりも小さい値となっている。以下の説明では、VDD>VCC≧(VDD-VCC)の関係が成り立っているとして説明する。また、上記各PMOSトランジスタ,およびNMOSトランジスタを形成する拡散領域とサブストレート間のpn接合の逆バイアス耐圧は高電圧レベルVDDよりも大きく設定されている。

[0060]

本実施の形態にかかるレベル変換回路は、以上のように構成されている。次いで、レベル変換回路の動作について説明する。

[0061]

(第1の実施の形態の動作)

入力信号 I Nが低電圧レベル(VCC)である場合は、NMOS14がオンし、NMOS13のソース電位が下がることによりNMOS13がオンし、出力ノードN1の電位はグランドレベルまで下がる。そしてPMOS12のソースが高電圧レベルにあればPMOS12はオンし、PMOS12のソース電位は下がる。また、PMOS51pはオンしノードN3の電位を下げる。これによって、PMOS41、21もオンする。

[0062]

一方、入力信号の反転信号IN2によりNMOS24がオフし、PMOS21からの電流により、PMOS22のソース電位が上昇しPMOS22がオンし、出力ノードN2の電位は上昇する。また、PMOS52pはオン状態からオフ状

態に移行する。これによって出力ノードN4の電位が上昇し、NMOS32がオンし、NMOS42はオフする。したがって、高電圧レベル(VDD)が出力信号OUT1、およびOUT2に出力される。この状態では、PMOS11、31とNMOS42、24がオフ状態なので直流電流パスは存在しない。また、出力ノードN3、およびN4はそれぞれ低電圧レベル(VCC)、および高電圧レベル(VDD)になる。

[0063]

一方,入力信号 I Nが低電圧レベルVCCからグランドレベル(0 V レベル)へ変化した場合は,入力信号の反転信号 I N 2 によりNMOS 2 4 がオンし,N MOS 2 3 のソース電位が下がることによりNMOS 2 3 がオンし,出力ノード N 2 の電位はグランドレベルまで下がる。そしてPMOS 2 2 のソースは高電圧 レベルにあるのでPMOS 2 2 はオンし,PMOS 2 2 のソース電位は下がる。また,PMOS 5 2 p はオンしノードN 4 の電位を下げる。これによって,PMOS 1 1,3 1 もオンする。

[0064]

一方、入力信号INによりNMOS14がオフし、PMOS11からの電流により、PMOS12のソース電位が上昇しPMOS12がオンし、出力ノードN1の電位は上昇する。また、PMOS51pはオン状態からオフ状態に移行する。これによって出力ノードN3の電位が上昇し、NMOS42がオンし、NMOS32はオフする。したがって、グランドレベル(OV)が出力信号OUT1に出力され、低電圧レベル(VCC)が出力信号OUT2に出力される。この状態では、PMOS21、41とNMOS32、14がオフ状態なので直流電流パスは存在しない。また、出力ノードN3、およびN4はそれぞれ、高電圧レベル(VDD)および低電圧レベル(VCC)になる。

[0065]

また、中間回路インバータ30、40はラッチ回路を形成し、PMOS51p,52pを経由して伝達された信号を各中間回路インバータ30、40のしきい値電圧を中心に増幅するように働き、書き込まれたデータをPMOS51p,52pを経由して電位を伝達するように動作する。

[0066]

このような動作において、各MOSトランジスタのゲートとソースまたはドレインとの間に低電圧レベルVCC以上の電圧が印加されることはない。また、ゲートとサブストレートの間においても、上記NMOS32、42、およびPMOS51p、52pを除いて、低電圧レベルVCC以上の電圧が印加されることはない。MOSトランジスタがオンしてチャネルが形成されているときは、チャネルはソースと同電位になっているのでソースーサブストレート間電圧(VCC)によらずゲート酸化膜にはゲートーソース間電圧しかかからない。

[0067]

一方、MOSトランジスタがオフしてチャネルが形成されていないときには、ゲートーソース間電圧Vgsとソースーサブストレート間電圧Vsbの和、Vgs+Vsbの電圧がゲート酸化膜とゲート下の空乏層に分圧される。Vsbが増えると空乏層が広がり、ゲート酸化膜にかかる電圧はそれほど増加しない。以上の理由からVsbをかけてもゲート酸化膜にかかる最大電圧は従来と変わらずゲート酸化膜の信頼性は損なわれない。

[0068]

図2は、レベル変換回路の動作波形図である。(a)は図1に示した本実施の 形態にかかるレベル変換回路の動作波形図であり、(b)は図11に示した第2 の従来技術にかかるレベル変換回路の動作波形図である。図1のOUT2、N3 はそれぞれ図11のN25、N21に対応する。図11のVBの電位は図1と同 じ条件とするために低電圧レベルVCC(= 1.8 V)としている。

[0069]

図11のN25, N21のLowレベルは低電圧レベルVCCまでは下がらず , 2. 0 Vになっている。N21の立ち下がり波形は2.3 V付近までは急峻に 下がるが、それ以降はPMOS301がオフしていくので緩やかになる。一方、 N21の立ち上がり波形はPMOS307がオンして、PMOS308からの電 流とともにノードN24を充電するのでN25の立ち上がり波形よりも急峻にな り、図2(a)と比べても同程度である。

[0070]

図11のPMOS314をオンさせるとき、Lowレベルが下がりきらないこと、立ち下がりが2.3V付近から緩やかになってしまうことからPMOS314が出力の負荷を十分に駆動できない。一方、図2(a)ではOUT2は高電圧VDD-低電圧VCC間の振幅を有しており、立ち下がり、立ち上がり波形も一瞬緩やかになるが問題とはならない。

[0071]

(第1の実施の形態の効果)

以上のように、本実施の形態によれば、上記各トランジスタのゲート酸化膜には静的に低電圧レベルを超える電位が加わらないため、許容ゲート酸化膜耐圧が高電圧電源レベルよりも低いMOSトランジスタのみで構成できる。さらにラッチ回路をCMOSインバータで構成することにより、CMOSインバータの各トランジスタにかかるゲートーソース間電圧が過渡的にも低電圧レベル以下になるように構成できる。このようにして、ゲート電圧の振幅の制限にソースフォロアトランジスタのオフする効果を利用した前述の第2の従来技術(図11)よりも高速に動作し、加えて負荷駆動能力の低下も抑えられる。

[0072]

また、第3の従来技術(図12)の中間回路30、40のPMOS32、42のソースーゲート間電圧にはノードN3、またはN4が高電圧レベル(VDD)から低電圧レベル(VCC)になるとき過渡的に低電圧レベルVCCを超える電圧がかかることがある。この点、本実施の形態では、MOSトランジスタとCMOSインバータとからなる中間回路により構成することにより、CMOSインバータの各トランジスタにかかるゲートーソース間電圧が過渡的にも低電圧レベル以下になるように構成できる。

[0073]

(第2の実施の形態)

第2の実施の形態は上記第1の実施の形態において、CMOS回路10のPMOS11のオン抵抗はPMOS12のオン抵抗よりも大きく設定し、NMOS14のオン抵抗はNMOS13のオン抵抗よりも大きく設定し、同様にCMOS回路20のPMOS21のオン抵抗はPMOS22のオン抵抗よりも大きく設定し

, NMOS24のオン抵抗はNMOS23のオン抵抗よりも大きく設定するとともに,中間回路インバータ30のPMOS31のオン抵抗はPMOS51pのオン抵抗よりも大きく設定し,中間回路インバータ40のPMOS41のオン抵抗はPMOS52pのオン抵抗よりも大きく設定した回路である。

[0074]

上記各PMOSトランジスタ、およびNMOSトランジスタのソースードレイン間耐圧から制限される動作電圧は、各MOSトランジスタのしきい値電圧の絶対値の最大値をVthとして、電圧(VCC+Vth)よりも十分大きく、かつ電圧(VDD-VCC+Vth)よりも十分大きく、電圧VDDよりも小さい値となっている。

[0075]

(第2の実施の形態の動作)

まず、入力信号INがグランドレベルから低電圧レベル(VCC)に変化する場合は、NMOS14がオンし、NMOS13のソース電位が下がることによりNMSO13がオンし、出力ノードN1の電位は高電圧レベル(VDD)から下がってくる。このとき、NMOS14のオン抵抗はNMOS13のオン抵抗よりも大きく設定したのでNMOS13のゲートーソース間電圧はしきい値電圧Vthを少し超える程度である。そしてPMOS12のソース電位は高電圧レベルにありゲートの電位は低電圧レベルVCCであるのでPMOS12はオンしており、出力ノードN1の電位が低電圧レベルVCC程度になるまでPMOS12のドレインーソース間電圧は小さい電圧に保たれ、PMOS12のソース電位は下がる。また、PMOS51pはオンしノードN3の電位を下げる。

[0076]

このとき、PMOS31のオン抵抗はPMOS51pのオン抵抗よりも大きく 設定したので、PMOS51pのソースードレイン間に印加される電圧は小さく ,また、PMOS12のドレインーソース間電圧は小さい電圧に保たれているの でPMOS51pのゲートーソース間電圧、およびゲートードレイン間電圧は低 電圧レベルVCC程度以下に抑えられる。そして、PMOS41,21もオンす る。 [0077]

一方、入力信号の反転信号IN2によりNMOS24がオフし、PMOS21からの電流により、PMOS22のソース電位が上昇しPMOS22がオンし、出力ノードN2の電位は上昇する。このとき、NMOS23はオン状態であり、出力ノードN2の電位が低電圧レベルVCC程度になるまでNMOS23のドレインーソース間電圧は小さい電圧に保たれ、そのときのPMOS22のゲートーソース間電圧は、PMOS21のオン抵抗をPMOS22のオン抵抗よりも大きく設定したので、PMOS22のしきい値電圧を少し超える程度である。また、PMOS52pはオン状態からオフ状態に移行する。

[0078]

このとき、PMOS41のオン抵抗はPMOS52pのオン抵抗よりも大きく設定したので、PMOS52pのソースードレイン間に印加される電圧は小さく、また、PMOS22のドレインーソース間電圧は小さい電圧に保たれているのでPMOS52pのゲートーソース間電圧、およびゲートードレイン間電圧は、低電圧レベルVCC程度以下に抑えられる。そして出力ノードN4の電位が上昇し、NMOS32がオンし、NMOS42はオフする。したがって、高電圧レベル(VDD)が出力信号OUT1、およびOUT2に出力される。

[0079]

一方,入力信号INが低電圧レベルVCCからグランドレベル(0Vレベル)へ変化した場合も,同様であるので重複説明を省略する。

[0080]

上記のように、NMOS13、23のソースードレイン間には、そのしきい値電圧の最大値をVthnとして、過渡状態であっても電圧(VCC+Vthn)を少し超える程度の電圧が印加され、PMOS12、22のソースードレイン間には、そのしきい値電圧の絶対値の最大値をVthpとして、電圧(VDD-VCC+Vthp)を少し超える程度の電圧が印加されるように構成した。

[0081]

(第2の実施の形態の効果)

以上のように,第2の実施の形態によれば,上記各トランジスタのソースード

レイン間に過渡状態であってもソースードレイン間耐圧を超える電圧が加わらないため、許容ソースードレイン間耐圧が高電圧電源レベルよりも低いMOSトランジスタのみで構成できる。また、上記各トランジスタのゲート酸化膜には過渡状態であっても低電圧レベルを超える電圧が加わらないため、許容ゲート酸化膜耐圧が高電圧電源レベルよりも低いMOSトランジスタのみで、より信頼性の高いレベル変換回路が構成できる。

[0082]

(第3の実施の形態)

図3は,第3の実施の形態にかかるレベル変換回路の構成を示す回路図であり ,図1と共通の要素には同一の符号が付されている。

第3の実施の形態は、上記第1の実施の形態、または第2の実施の形態において、中間回路インバータ30のNMOS32、中間回路インバータ40のNMOS42のサブストレートの接続構成をグランドから各NMOSのソースに換え、PMOS51pのサブストレートの接続構成を高電圧電源VDDから出力ノードN3に接続を換え、PMOS52pのサブストレートの接続構成を高電圧電源VDDから出力ノードN4に接続を換えた構成にしたものである。上記NMOS32、NMOS42は、P型基板上に形成されたディープNウエル領域に形成されたPウエル領域に形成され、電気的に基板と分離されたNMOSトランジスタとする。

[0083]

(第3の実施の形態の動作)

回路動作は上記第1の実施の形態,および第2の実施の形態と同じである。 上記第1の実施の形態において,ゲートーサブストレートの電圧が高電圧レベル VDDであっても,ゲート酸化膜にかかる電圧は低電圧レベルVCC程度である ことを説明した。

[0084]

(第3の実施の形態の効果)

第3の実施の形態においてはNMOS32,およびNMOS42を基板から電気的に分離されたPウエル領域に形成し、また、PMOS51p,52pを他の

PMOSのNウエルから分離して、各々ソースに接続したことによって、各NMOS32、42、およびPMOS51p、52pのゲート酸化膜への負荷がさらに軽減されるという効果が得られる。また、NMOS32、およびNMOS42のドレインとサブストレートで形成されるpn接合にかかる逆バイアス電圧を軽減できる。また、NMOS32、およびNMOS42の基板バイアス効果の影響を無くしたので、より高速な回路動作が期待できる。

[0085]

本実施の形態に用いた3重ウエル構造などの素子分離技術は、基板ノイズの低減やリーク電流の低減などを目的として、微細プロセスを用いたLSIに採用されるようになってきており、数%のコスト高になるが、今後プロセスの微細化が進むにつれてますます採用されると期待され、本実施の形態の構造のためだけにプロセスが複雑になるようなことはない。

[0086]

(第4の実施の形態)

図4は,第4の実施の形態にかかるレベル変換回路の構成を示す回路図であり ,図1と共通の要素には同一の符号が付されている。

第4の実施の形態は、上記第1の実施の形態、第2の実施の形態、または第3の実施の形態において、各MOSトランジスタを酸化膜で完全に分離されたシリコン領域に形成したものであって、SOI(Sillicon On Insulator)構造のトランジスタを用いて構成される。図1におけるバルクCMOSでのウエル領域(サブストレート)は、SOI構造ではボディ領域と呼ばれ、完全空乏型SOIでは、通常ボディはフローティング状態にして、3端子トランジスタとして表現される。また、部分空乏型SOIではボディはフローティング状態にして用いる場合と、バルクCMOSと同様にボディをソースまたは電源レベルと接続する場合がある。バルクCMOSと同様にボディをソースまたは電源レベルと接続する場合は図3に示した第3の実施の形態と同一に構成できる。図4はボディはフローティング状態にして用いる場合を示す。

[0087]

(第4の実施の形態の動作)

回路動作は上記第1の実施の形態、および第2の実施の形態と同じである。

上記第1の実施の形態の説明において、バルクCMOSの各PMOSトランジスタ、および各NMOSトランジスタを形成する拡散領域とサブストレート間のpn接合の逆バイアス耐圧は高電圧レベルVDDよりも大きく設定されていることを説明した。SOI構造のウエハは表面のシリコン層の下に100~500nm程度の厚さの酸化膜が埋め込み酸化膜として形成されて、各トランジスタの形成領域は互いに同程度の平面寸法の酸化膜で分離されている。したがって、バルクCMOSの各PMOSトランジスタ、および各NMOSトランジスタを形成する拡散領域とサブストレート間のpn接合の逆バイアス耐圧に相当する分離酸化膜の耐圧は少なくとも10V以上の耐圧が確保されている。

[0088]

(第4の実施の形態の効果)

第4の実施の形態においてはSOI構造のMOSトランジスタを用いたことによって、ボブィ(サブストレート)をフローティング状態で使用でき、各MOSトランジスタのゲートとボディ(サブストレート)との電圧、ドレインと基板間の耐圧を考慮しなくて良い。また、ボディと基板の間の耐圧は先に説明したように、高電圧レベルVDDに対し十分大きいので、最先端の微細プロセスにおいてもより信頼性が高い半導体集積回路を製造できる。

[0.089]

また、素子領域を完全酸化膜分離としたので、各MOSトランジスタのソース 、およびドレインの寄生容量が低減され、より高速な回路動作が期待できる。さ らに本実施の形態に用いたSOI構造の素子分離により、基板ノイズの低減や接 合リーク電流の低減などにも効果がある。

[0090]

(第5の実施の形態)

図5は,第5の実施の形態にかかるレベル変換回路の構成を示す回路図であり,図1と共通の要素には同一の符号が付されている。

第5の実施の形態は、上記第1の実施の形態において、PMOS51pのゲートの接続構成を出力ノードN1から低電圧電源に換え、PMOS52pのゲート

の接続構成を出力ノードN2から低電圧電源に換えた構成にしたものである。

[0091]

(第5の実施の形態の動作)

入力信号INが低電圧レベル(VCC)である場合は、NMOS14がオンし、NMOS13のソース電位が下がることによりNMSO13がオンし、出力ノードN1の電位はグランドレベルまで下がる。そしてPMOS12のソースが高電圧レベルにあればPMOS12はオンし、PMOS12のソース電位は下がる。また、PMOS51pはオンしているのでノードN3の電位を下がる。これによって、PMOS41、21もオンする。

[0092]

一方、入力信号の反転信号IN2によりNMOS24がオフし、PMOS21からの電流により、PMOS22のソース電位が上昇しPMOS22がオンし、出力ノードN2の電位は上昇する。また、PMOS52pはオフ状態からオン状態に移行する。これによって出力ノードN4の電位が上昇し、NMOS32がオンし、NMOS42はオフする。したがって、高電圧レベル(VDD)が出力信号OUT1、およびOUT2に出力される。この状態では、PMOS11、31とNMOS42、24がオフ状態なので直流電流パスは存在しない。また、出力ノードN3、およびN4はそれぞれ低電圧レベル(VCC)、および高電圧レベル(VDD)になる。

[0093]

一方,入力信号 I Nが低電圧レベルV C C からグランドレベル(0 V レベル)へ変化した場合は,入力信号の反転信号 I N 2 によりNMO S 2 4 がオンし,N MO S 2 3 のソース電位が下がることによりNMO S 2 3 がオンし,出力ノード N 2 の電位はグランドレベルまで下がる。そして P MO S 2 2 のソースは高電圧 レベルにあるので P MO S 2 2 はオンし,P MO S 2 2 のソース電位は下がる。また,P MO S 5 2 p はオンしておりノードN 4 の電位を下げる。これによって,P MO S 1 1,3 1 もオンする。

[0094]

一方,入力信号INによりNMOS14がオフし、PMOS11からの電流に

より、PMOS12のソース電位が上昇しPMOS12がオンし、出力ノードN1の電位は上昇する。また、PMOS51pはオフ状態からオン状態に移行する。これによって出力ノードN3の電位が上昇し、NMOS42がオンし、NMOS32はオフする。したがって、グランドレベル(OV)が出力信号OUT1に出力され、低電圧レベル(VCC)が出力信号OUT2に出力される。この状態では、PMOS21、41とNMOS32、14がオフ状態なので直流電流パスは存在しない。また、出力ノードN3、およびN4はそれぞれ、高電圧レベル(VDD)および低電圧レベル(VCC)になる。

[0095]

このような動作において、PMOS51p,52pを除いて、各MOSトランジスタに印加される電圧は第1の実施の形態と同様である。PMOS51p,52pのゲートは低電圧レベルの電位に接続されたので、ゲートとソースまたはドレインとの間に印加される電圧は低電圧レベル以下であり、また、ゲートとサブストレートとの間の電圧も低電圧レベル以下である。

[0096]

(第5の実施の形態の効果)

以上のように、第5の実施の形態によれば、PMOS51p、52pのゲート電位を低電圧レベル(VCC)で固定しているので、過渡応答においても低電圧レベルを超える電位が加わらないようになる。このようにして、PMOS51p、52pのゲート酸化膜への負荷がさらに軽減されるという効果が得られる。

[0097]

(第6の実施の形態)

図6は,第6の実施の形態にかかるレベル変換回路の構成を示す回路図であり ,図1と共通の要素には同一の符号が付されている。

第6の実施の形態は、上記第1の実施の形態において、PMOS51pをNMOS51nに置換え、NMOS51nのゲートの接続構成を出力ノードN1から高電圧電源に換え、PMOS52pをNMOS52nに置換え、NMOS52nのゲートの接続構成を出力ノードN2から高電圧電源に換えた構成にしたものである。また、上記第5の実施の形態に対しては、PMOS51pをNMOS51

nに置換え、NMOS51nのゲートを高電圧電源に接続し、NMOS51nのサブストレートをグランドレベルに接続し、PMOS52pをNMOS52nに置換え、NMOS52nのゲートを高電圧電源に接続し、NMOS52nのサブストレートの接続構成を高電圧電源からグランドレベルに接続した構成にしたものである。

[0098]

(第6の実施の形態の動作)

入力信号INが低電圧レベル(VCC)である場合は、NMOS14がオンし、NMOS13のソース電位が下がることによりNMSO13がオンし、出力ノードN1の電位はグランドレベルまで下がる。そしてPMOS12のソースが高電圧レベルにあればPMOS12はオンし、PMOS12のソース電位は下がる。また、NMOS51nはオンしノードN3の電位を下げる。これによって、PMOS41、21もオンする。

[0099]

一方、入力信号の反転信号IN2によりNMOS24がオフし、PMOS21からの電流により、PMOS22のソース電位が上昇しPMOS22がオンし、出力ノードN2の電位は上昇する。また、NMOS52nはオン状態からオフ状態に移行する。これらによって出力ノードN4の電位が上昇し、NMOS32がオンし、NMOS42はオフする。したがって、高電圧レベル(VDD)が出力信号OUT1、およびOUT2に出力される。この状態では、PMOS11、31とNMOS42、24がオフ状態なので直流電流パスは存在しない。また、出力ノードN3、およびN4はそれぞれ低電圧レベル(VCC)、および高電圧レベル(VDD)になる。

[0100]

一方、入力信号INが低電圧レベルVCCからグランドレベル(OVレベル)へ変化した場合は、入力信号の反転信号IN2によりNMOS24がオンし、NMOS23のソース電位が下がることによりNMOS23がオンし、出力ノードN2の電位はグランドレベルまで下がる。そしてPMOS22のソースは高電圧レベルにあるのでPMOS22はオンし、PMOS22のソース電位は下がる。

また、NMOS52nはオンしノードN4の電位を下げる。これによって、PMOS11、31もオンする。

[0101]

一方、入力信号INによりNMOS14がオフし、PMOS11からの電流により、PMOS12のソース電位が上昇しPMOS12がオンし、出力ノードN1の電位は上昇する。また、NMOS51nはオン状態からオフ状態に移行する。これらによって出力ノードN3の電位が上昇し、NMOS42がオンし、NMOS32はオフする。したがって、グランドレベル(OV)が出力信号OUT1に出力され、低電圧レベル(VCC)が出力信号OUT2に出力される。この状態では、PMOS21、41とNMOS32、14がオフ状態なので直流電流パスは存在しない。また、出力ノードN3、およびN4はそれぞれ、高電圧レベル(VDD)および低電圧レベル(VCC)になる。

[0102]

このような動作において、NMOS51n、52nを除いて、各MOSトランジスタに印加される電圧は第1の実施の形態と同様である。NMOS51n、52nのゲートは高電圧レベルの電位に接続され、ソースまたはドレインの電位は低電圧レベル(VCC)と高電圧レベル(VDD)の間にあるので、ゲートとソースまたはドレインとの間に印加される電圧は低電圧レベル以下である。また、ゲートとサブストレートとの間の電圧は、第1の実施の形態にて説明したように問題とはならない。

[0103]

(第6の実施の形態の効果)

以上のように、第6の実施の形態では上記NMOS51n,52nの各ゲートを高電圧レベル(VDD)に接続して中間回路インバータ10,および20にて構成されるラッチ回路への書き込みをする構成としたので、PMOSで構成した場合よりもオン抵抗を小さくできるのでレイアウトに要する素子面積を削減できるという効果が得られる。

[0104]

(第7の実施の形態)

図7は、第7の実施の形態を示す回路図であり、図1に示したレベル変換回路 を集積回路の3ステートバッファ回路に適用したものである。この3ステートバ ッファ回路は低電圧電源にて動作する論理回路50を備え、この論理回路50の 出力側が図1に示す構成のレベル変換回路に接続されている。

[0105]

(論理回路50)

低電圧電源系の論理回路50はデータ端子51,およびイネーブル端子52を有し,NANDゲート53,インバータ54,55,およびNORゲート56で構成されている。さらに,レベル変換回路の出力側にはプリバッファ回路60を介してメインバッファ回路70が接続されている。プリバッファ回路60はPMOS61,NMOS62にて構成され,高電圧(VDD)と低電圧(VCC)の間の振幅の信号をPMOS71に供給し,メインバッファ回路70は,PMOS71,72,およびNMOS73,74で構成され,その出力に接続された出力パッド80から集積回路の外部へ出力信号OUTを出力するようになっている。

[0106]

(第7の実施の形態の動作)

イネーブル端子 5 2 にグランドレベル(0 V)が入力されると,PMOS 7 1 のゲートには高電圧レベル(V D D)が印加され,また,NMOS 7 4 のゲートにはグランドレベル(0 V)が印加され,出力信号OUTはハイインピーダンス状態になる。

[0107]

一方、イネーブル端子52に低電圧レベル(VCC)が印加され、かつデータ端子51に低電圧レベル(VCC)が印加されると、PMOS71のゲートには低電圧レベル(VCC)が印加され、NMOS74のゲートにはグランドレベル(OV)が印加され、出力信号OUTは高電圧レベル(VDD)となる。

[0108]

また、イネーブル端子 52 に低電圧レベル(VCC)が印加され、かつデータ端子 51 にグランドレベル(OV)が印加されると、PMOS 71 のゲートには高電圧レベル(VDD)が印加され、NMOS 74 のゲートには低電圧レベル(

VCC)が印加され、出力信号OUTはグランドレベル(OV)となる。したがって、3ステートバッファとして機能する。

[0109]

(第7の実施の形態の効果)

以上のように、第7の実施の形態によれば、高電圧レベル(VDD)と低電圧 レベルの間の振幅を有する信号を、高電圧レベルと低電圧レベルの間で動作する インバータで上記メインバッファ回路70を駆動するプリバッファ回路60を構 成したので、貫通電流が少なく、かつ高速な出力回路を実現できるという効果が 得られる。

[0110]

以上,添付図面を参照しながら本発明にかかるレベル変換回路の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

[0111]

例えば、上記第5の実施の形態では上記PMOS51p,52pの各ゲートを 低電圧レベル(VCC)に接続して中間回路インバータ10,および20にて構 成されるラッチ回路への書き込みをする構成について説明したが、上記第2~第 4の実施の形態にて説明した構成を上記第5の実施の形態に適用すれば、上記第 2~第4の実施の形態にて説明した各効果と同様の効果が得られる。また、PM OS51p,52pの各ゲートをそれぞれドレインと接続してなるMOSダイオード接続の構成にしても良い。

[0112]

図8に第5の実施の形態に対して、上記第3の実施の形態の発明を適用した例を示す。図9に第5の実施の形態に対して、上記第4の実施の形態の発明を適用した例を示す。

[0113]

また、上記第6の実施の形態では上記NMOS51n、52nの各ゲートを高

電圧レベル (VDD) に接続して中間回路インバータ10, および20にて構成 されるラッチ回路への書き込みをする構成について説明したが、上記第2~第4の実施の形態にて説明した構成を上記第6の実施の形態に適用すれば、上記第2~第4の実施の形態にて説明した各効果と同様の効果が得られる。また、NMO S51n, 52nの各ゲートをそれぞれドレインと接続してなるMOSダイオード接続の構成にしても良い。

[0114]

また,第5の実施の形態,および第6の実施の形態の変形としたMOSダイオードをpn接合ダイオードとしても良い。

[0115]

また、第1の実施の形態ではCMOS回路10、20のプルダウン用として機能するNMOS14、およびNMOS24による動作について説明したが、NMOS24を省略して、NMOS23のソースに直接入力信号INを印加しても動作が損なわれることはない。同様に第1の実施の形態においてNMOS14を省略して、NMOS13のソースに直接入力信号IN2を印加しても動作が損なわれることはない。第1の実施の形態よりも回路が簡素化され、かつ入力信号を1種類にできる。また、同様に第1の実施の形態においてNMOS14を省略して、NMOS13のソースに直接入力信号IN2を印加し、NMOS24を省略して、NMOS23のソースに直接入力信号IN2を印加し、NMOS24を省略して、NMOS23のソースに直接入力信号INを印加する構成にすればさらに回路が簡素化される。

[0116]

また、第1の実施の形態ではCMOS回路10、20のプルアップ用として機能するPMOS11、およびPMOS21による動作について説明したが、PMOS11、およびPMOS21を省略しても同様の動作を実現でき、回路を簡素化できる。また、上記第1~第7の実施の形態およびその変形回路に適用しても同様な効果が期待できる。

[0117]

さらに、上記第1~第6の実施の形態にて説明した構成を上記第7の実施の形態に適用すれば、上記第1~第6の実施の形態にて説明した各効果と同様の効果

が得られる。

[0118]

また,上記第7の実施の形態においてプリバッファを追加,または省略してもよい。

[0119]

また、MOSトランジスタに接続される低電圧電源を個別に異なる低電圧電源 、またはバイアス回路に接続することによりトランジスタのオン抵抗を調節する ことができ、ゲート幅、またはゲート長の設定に自由度を持たせることも可能で ある。

[0120]

以上、3 Vと1.8 Vの2電源を前提に説明したが、0.1 μm世代のデバイスでは、ゲート酸化膜耐圧が1.3 V程度になることが予想され、高電圧が1.8 V、低電圧が1.0 Vというような組み合わせで本発明を適用することも可能である。

[0121]

【発明の効果】

以上説明したように、本発明によれば、各トランジスタのゲート酸化膜には静的に低電圧レベルを超える電位が加わらないため、許容ゲート酸化膜耐圧が高電圧電源レベルよりも低いMOSトランジスタのみで構成できる。さらにラッチ回路をCMOSインバータで構成したため、ゲート電圧の振幅の制限にソースフォロアトランジスタのオフする効果を利用した前述の第2の従来技術(図11)よりも高速に動作し、加えて負荷駆動能力の低下も抑えられる。

[0122]

さらに,本明細書で説明したさまざまな応用例を適用することにより, さらなる優れた効果を得ることが可能である。

【図面の簡単な説明】

【図1】

第1, 第2の実施の形態にかかるレベル変換回路の説明図である。

【図2】

レベル変換回路の動作波形を示す説明図であり, (a)は図1のレベル変換回路, (b)は図11のレベル変換回路に対応するものである。

【図3】

第3の実施の形態にかかるレベル変換回路の説明図である。

【図4】

第4の実施の形態にかかるレベル変換回路の説明図である。

【図5】

第5の実施の形態にかかるレベル変換回路の説明図である。

【図6】

第6の実施の形態にかかるレベル変換回路の説明図である。

【図7】

第7の実施の形態にかかるレベル変換回路の説明図である。

【図8】

第5の実施の形態に対して,第3の実施の形態を適用したレベル変換回路の説明図である。

【図9】

第5の実施の形態に対して,第4の実施の形態を適用したレベル変換回路の説明図である。

【図10】

第1の従来技術にかかるレベル変換回路の説明図である。

【図11】

第2の従来技術にかかるレベル変換回路の説明図である。

【図12】


第3の従来技術にかかるレベル変換回路の説明図である。


【符号の説明】

- 10 CMOS回路(第1のCMOS回路)
- 11 PMOS (第1のPチャネル型MOSトランジスタ)
- 12 PMOS (第2のPチャネル型MOSトランジスタ)
- 13 NMOS (第1のNチャネル型MOSトランジスタ)


特2003-012527

- 14 NMOS (第2のNチャネル型MOSトランジスタ)
- 20 CMOS回路(第2のCMOS回路)
- 21 PMOS (第5のPチャネル型MOSトランジスタ)
- 22 PMOS (第6のPチャネル型MOSトランジスタ)
- 23 NMOS (第5のNチャネル型MOSトランジスタ)
- 24 NMOS (第6のNチャネル型MOSトランジスタ)
- 30 中間回路インバータ(第1の中間回路)
- 31 PMOS (第3のPチャネル型MOSトランジスタ)
- 32 NMOS (第3のNチャネル型MOSトランジスタ)
- 40 中間回路インバータ(第2の中間回路)
- 41 PMOS (第4のPチャネル型MOSトランジスタ)
- 42 NMOS(第4のNチャネル型MOSトランジスタ)
- 51n NMOS (第7のNチャネル型MOSトランジスタ)
- 51p PMOS (第7のPチャネル型MOSトランジスタ)
- 52n NMOS (第8のNチャネル型MOSトランジスタ)
- 52p PMOS (第8のPチャネル型MOSトランジスタ)







【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】



【図11】



【図12】



【書類名】 要約書

【要約】

【課題】 高速に動作し、加えて負荷駆動能力の低下も抑えることの可能なレベル変換回路を提供する。

【解決手段】 第1のCMOS回路10と,第1の中間回路30と,第2の中間回路40と,第2のCMOS回路20と,第7のPチャネル型MOSトランジスタ51pと,第8のPチャネル型MOSトランジスタ52pとを備えたレベル変換回路において,中間回路インバータ30,40はラッチ回路を形成し,PMOS51p,52pを経由して書き込みが行われる。ラッチ回路をCMOSインバータで構成したため,高速に動作し,加えて負荷駆動能力の低下も抑えられる。

【選択図】 図1

出願人履歴情報

識別番号

[000000295]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住。所

東京都港区虎ノ門1丁目7番12号

氏 名

沖電気工業株式会社